Was ist eine Speicherbank?

Es gibt viele verschiedene Ebenen für die Adressierung von DRAM. DIMM ist wahrscheinlich das bekannteste, wobei ein DIMM ( Dual In-line Memory Module ) ein RAM-Stick ist. Letztendlich wird der Speicher über eine Zeilen- und Spaltenadresse verwaltet. Dazwischen gibt es aber noch viel mehr Schichten. Auf den Speicher wird über Kanäle zugegriffen. Jeder Kanal ist völlig unabhängig und kann gleichzeitig Daten übertragen.

Hinweis: Obwohl die Kanäle unabhängig sind, arbeiten sie im Gleichschritt und sind synchronisiert. Es ist wichtig sicherzustellen, dass jeder belegte Kanal mit der gleichen Geschwindigkeit arbeitet und die genauen Timings hat. Idealerweise sollten alle angeschlossenen DIMMs identisch sein und aus einem Kit stammen. Nicht identischer RAM kann Stabilitätsprobleme verursachen. Wenn DIMMs mit unterschiedlichen Geschwindigkeiten angeschlossen sind, wird die schnellste auf die langsamste Geschwindigkeit begrenzt.

Auf einem DIMM haben Sie eine oder mehrere Reihen von DRAM-Chips. Alle Chips in einer Reihe werden gleichzeitig adressiert und der CPU im Wesentlichen als ein größerer DRAM-Chip präsentiert. Dies funktioniert, weil Daten über alle DRAM-Chips in einer Reihe verteilt werden. Beispielsweise hat ein Kanal eine Breite von 64 Bit und ein DRAM-Chip hat eine Breite von 8 Bit. 8 DRAM-Chips werden benötigt, um 64 Datenbits an die Datenpins zu liefern. Der Rang wird im Wesentlichen durch die Chipauswahl definiert, die als Verzweigung zu den Chips unter ihrer Kontrolle fungiert. Jeder Chip hat mehrere Bänke.

Banking auf DRAM

In einem einzelnen DRAM-Chip gibt es mehrere Bänke. Die DDR4-Spezifikation weist den Adressbänken 4 Bit zu, was 16 Bänke pro DRAM-Chip ermöglicht. Jede Bank ist im Allgemeinen unabhängig und kann sich in jeder Phase des Zugriffs-/Auffrischungszyklus befinden. Alle Banken haben nur einen Satz Datenpins. Diese Konfiguration beschränkt den DRAM-Chip darauf, nur eine Bank zu haben, die Daten pro Taktzyklus sendet oder empfängt. Es ermöglicht auch ein starkes Pipelining, das es diesen Datenpins bei ausreichender Last ermöglicht, bei den meisten, wenn nicht allen Taktzyklen aktiv zu sein, anstatt im Leerlauf zu sitzen, während eine neue Zeile geöffnet wird.

Eine weitere wichtige Sache, die Sie über Banken wissen sollten, ist, dass sie über eine Reihe von DRAM-Chips vollständig synchronisiert sind. Diese Synchronisierung ist so vollständig, dass davon ausgegangen werden kann, dass Bänke alle DRAM-Chips in der Reihe überspannen.

Ein ausgearbeitetes Beispiel

Lassen Sie uns ein Beispiel verwenden; in diesem Beispiel kommt eine Leseoperation zu einer Reihe durch, um auf Bank 2, Reihe 3, Spalte 4 zuzugreifen. Alle DRAM-Chips in der Reihe werden Reihe drei, Spalte vier in der zweiten Bank öffnen. Jeder gibt 8 Datenbits zurück. Die Chipauswahl, die den Rang definiert, verkettet die empfangenen Daten in das 64-Bit-breite Format des Kanals und sendet sie an den Speichercontroller auf der CPU.

Nimmt man das Beispiel ein wenig weiter, kann Bank 3 zur gleichen Zeit, zu der Bank 2 die Leseanforderung bearbeitet, eine Auffrischungsoperation durchführen. Zusätzlich kann Bank 1 ihre offene Reihe schließen, um sie auf die Eröffnung einer neuen vorzubereiten. Bank 7 kann gleichzeitig einen Lesevorgang abschließen. Es kann die Daten jedoch nicht gleichzeitig senden, da alle Banken denselben Satz von Datenpins teilen. Bank 7 muss warten, bis die Datenstifte frei sind, um ihre Daten zu übertragen.

Optimierungen im Bankensystem

Durch sorgfältiges Pipelining der Anforderungen an alle Bänke in einer Reihe kann der Speichercontroller eine optimale Nutzung der Datenstifte sowohl der DRAM-Chips als auch des Kanals im Allgemeinen sicherstellen. Nehmen wir zum Beispiel an, dass sich zwei Lesebefehle an zwei Bänke überlappen würden, so dass die zweite Leseoperation darauf warten würde, dass die Datenstifte von der ersten freigegeben werden. In diesem Fall kann eine Auffrischungsoperation in eine oder mehrere andere Bänke eingefügt werden, die zu diesem Zeitpunkt ansonsten nicht aktiv verwendet werden.

Abschluss

Innerhalb eines DRAM-Chips gibt es mehrere Bänke. Jede Bank kann unabhängig betrieben werden, obwohl sie sich alle Datenpins teilen. Dies bedeutet, dass Zugriffs- und Aktualisierungsoperationen in einer Pipeline ausgeführt werden können, aber die eigentlichen Daten, die geschrieben oder gelesen werden, nur von einer Bank gleichzeitig empfangen oder gesendet werden können. Jede Bank verteilt sich nahtlos über alle DRAM-Chips in einer Reihe, und diese Chips agieren im Gleichschritt. Die Verwendung von Bänken, insbesondere wenn der Zugriff optimiert ist, hilft, die Nutzung der Datenpins zu maximieren, wenn sie unter einer ausreichend hohen Belastung stehen, um dies zu ermöglichen. Vergessen Sie nicht, Ihre Kommentare unten zu teilen.