¿Qué es un banco de memoria?

Hay muchas capas diferentes para abordar la DRAM. DIMM es probablemente el más conocido, con un DIMM ( Módulo de memoria dual en línea ) que es una barra de RAM. En última instancia, la memoria se administra a través de una dirección de fila y columna. Sin embargo, hay muchas más capas intermedias. Se accede a la memoria a través de los canales. Cada canal es totalmente independiente y puede transmitir datos al mismo tiempo.

Nota: Si bien los canales son independientes, funcionan al unísono y están sincronizados. Es esencial asegurarse de que cada canal poblado opere a la misma velocidad y tenga los tiempos exactos. Idealmente, todos los DIMM conectados deberían ser idénticos y de un solo kit. La RAM no idéntica puede causar problemas de estabilidad. Si se conectan DIMM de diferentes velocidades, la más rápida se limitará a la más lenta.

En un DIMM, tiene uno o más rangos de chips DRAM. Todos los chips en un rango se direccionan a la vez y se presentan esencialmente a la CPU como un chip DRAM más grande. Esto funciona porque los datos se distribuyen entre todos los chips DRAM de un rango. Por ejemplo, un canal tiene un ancho de 64 bits y un chip DRAM tiene un ancho de 8 bits. Se necesitan 8 chips DRAM para proporcionar 64 bits de datos a los pines de datos. El rango se define esencialmente por la selección de fichas, que actúa como un bifurcador de las fichas bajo su control. Cada chip tiene varios bancos.

Banca en DRAM

En un solo chip DRAM, hay varios bancos. La especificación DDR4 asigna 4 bits a los bancos de direcciones, lo que permite 16 bancos por chip DRAM. Cada banco es generalmente independiente y puede estar en cualquier fase del ciclo de acceso/actualización. Todos los bancos tienen un solo conjunto de pines de datos. Esta configuración limita el chip DRAM a tener solo un banco que transmite o recibe datos por ciclo de reloj. También permite una canalización fuerte, que, bajo suficiente carga, permite que esos pines de datos estén activos en la mayoría, si no en todos, los ciclos de reloj en lugar de permanecer inactivos mientras se abre una nueva fila.

Otra cosa clave que debe saber sobre los bancos es que están completamente sincronizados en un rango de chips DRAM. Esta sincronización es tan completa que se puede considerar que los bancos abarcan todos los chips DRAM del rango.

Un ejemplo resuelto

Usemos un ejemplo; en este ejemplo, una operación de lectura llega a un rango para acceder al banco 2, fila 3, columna 4. Todos los chips DRAM en el rango abrirán la fila tres, columna cuatro, en el segundo banco. Cada uno devolverá 8 bits de datos. La selección de chip que define el rango concatenará los datos que recibe en el formato ancho de 64 bits del canal y los enviará al controlador de memoria en la CPU.

Llevando el ejemplo un poco más allá, al mismo tiempo que el banco 2 maneja la solicitud de lectura, el banco tres puede realizar una operación de actualización. Además, el banco uno puede cerrar su fila abierta para prepararlo para abrir uno nuevo. El banco 7 puede completar una operación de lectura al mismo tiempo. Sin embargo, no puede enviar los datos simultáneamente ya que todos los bancos comparten el mismo conjunto de pines de datos. El banco 7 debe esperar a que los pines de datos estén libres para transmitir sus datos.

Optimizaciones en el Sistema Bancario

Al canalizar cuidadosamente las solicitudes a todos los bancos en un rango, el controlador de memoria puede garantizar un uso óptimo de los pines de datos tanto de los chips DRAM como del canal en general. Por ejemplo, suponga que dos comandos de lectura para dos bancos se superponen, de modo que la segunda operación de lectura se dejaría esperando a que los pines de datos se liberaran de la primera. En ese caso, se puede insertar una operación de actualización en uno o más bancos que no estén en uso activo en ese momento.

Conclusión

Dentro de un chip DRAM, hay varios bancos. Cada banco puede funcionar de forma independiente, aunque todos comparten pines de datos. Esto significa que las operaciones de acceso y actualización se pueden canalizar, pero los datos reales que se escriben o leen solo pueden ser recibidos o enviados por un banco a la vez. Cada banco se distribuye a la perfección en todos los chips DRAM de un rango, y estos chips actúan al unísono. El uso de bancos, especialmente cuando el acceso está optimizado, ayuda a maximizar el uso de los pines de datos cuando se encuentra bajo una carga lo suficientemente pesada como para que eso sea posible. No olvides compartir tus comentarios a continuación.