¿Qué es una actualización de memoria?

Tanto SRAM como DRAM son formas de memoria volátil. Esto significa que necesitan una fuente de alimentación para retener los datos que almacenan. Es posible que haya escuchado que los datos se eliminan de la RAM cuando su computadora se apaga, pero esto no es del todo cierto. Los datos no se eliminan explícitamente; se escapa la carga que indica un 1 o un 0 binario en las celdas de memoria. Si bien el método difiere, el efecto es el mismo; los datos se vuelven inaccesibles.

El proceso de escape de la carga es esencial para la memoria RAM. Es tan importante que es la característica distintiva entre SRAM y DRAM. Las celdas de memoria estática de acceso aleatorio ( SRAM ) utilizan seis transistores conectados como un par de inversores de acoplamiento cruzado. Esta estructura mantiene su carga indefinidamente mientras la celda de memoria tenga una fuente de alimentación. Las celdas de memoria dinámica de acceso aleatorio ( DRAM ) usan un solo transistor que constantemente pierde su carga y necesita ser actualizado regularmente.

Esta diferencia de estructura también se presta a las diferencias de uso entre SRAM y DRAM. DRAM ofrece una densidad de almacenamiento significativamente mayor, pero requiere un circuito de actualización más complicado, aunque este efecto no es suficiente para compensar la ventaja de la densidad. SRAM es, sin embargo, más rápido que DRAM. En las cachés de los procesadores, la SRAM se utiliza en pequeñas cantidades, mientras que la DRAM proporciona un gran volumen de RAM del sistema.

La anatomía de una actualización

Para comprender cómo se actualiza la DRAM, es útil saber cómo se lee. Los datos DRAM se leen en filas, con una fila completa que se lee a la vez. Para ello, se cobra la línea de palabra de una fila. Esto hace que la fila de celdas de memoria se descargue en sus respectivas líneas de bits. Los voltajes comparativos de las líneas de bits se alimentan a los amplificadores de detección, que amplifican la carga al mínimo o al máximo según el estado de cada línea de bits.

Los amplificadores de detección luego se abren y quedan disponibles para ser leídos. Luego, los datos se leen de cada columna especificada en el bus de memoria para transferirlos a la CPU. Una vez que se han leído los datos requeridos de la fila, la línea de palabra de la fila y los amplificadores de detección se apagan mientras que las líneas de bits se precargan nuevamente.

Si bien esto es muy complejo, es posible que haya notado algo importante. El proceso de lectura descarga las celdas de memoria. Con la celda descargada, volver a leerlos obtendría todos 0 y los datos se perderían. Leer DRAM es destructivo, pero los datos permanecen en su RAM cuando los lee. Falta un paso que explica esta discrepancia. Mientras los amplificadores de detección están bloqueados, su estado se retroalimenta a las celdas de memoria de las que leen, manteniendo bajas las celdas bajas y cargando las celdas altas. Esto se hace automáticamente en cada operación de lectura y es una operación de actualización.

Una operación de actualización funciona de la misma manera, pero en lugar de transferir los datos solicitados al bus de memoria, los amplificadores de detección solo recargan las celdas de memoria antes de apagarse nuevamente.

¿Por qué es necesaria una actualización?

Es fácil entender por qué es necesario actualizar una celda de memoria después de una operación de lectura destructiva. Es menos intuitivo por qué se necesitan otras actualizaciones. Desafortunadamente, los diminutos transistores utilizados para mantener la carga de cada celda no son perfectos para retener la carga. Simplemente se escapa. Esto sucede bastante rápido. El estándar JEDEC para los estándares de memoria actuales requiere que todas las filas en un chip DRAM se actualicen cada 64 ms.

Para evitar la pérdida de rendimiento, el proceso se realiza de manera oportunista cada 64 ms, actualizando todo el chip DRAM en un lote. Las filas que se leen ya se actualizan, pero mientras la DRAM está inactiva, las filas no leídas se actualizan en segundo plano.

La investigación ha demostrado que las celdas DRAM pueden retener sus datos durante 10 segundos sin actualizarse. Algunos valores atípicos estadísticos pueden incluso mantener los datos hasta por un minuto. Desafortunadamente, también obtiene valores atípicos en la otra dirección que no pueden mantener su carga ni por un segundo. Se elige un temporizador de ciclo de actualización muy conservador para evitar la pérdida o corrupción de datos. Aún así, la DRAM moderna es lo suficientemente rápida como para que la actualización cada 64 ms no aplique una pérdida apreciable de rendimiento.

Sugerencia: los investigadores han descubierto que la retención de carga puede variar significativamente entre celdas, incluso en un solo chip DRAM. De vez en cuando, las celdas buenas de repente se vuelven peores para mantener su carga, por lo que tampoco puede elegir de manera confiable.

La investigación también ha encontrado que la temperatura juega un papel importante en la tasa de decaimiento de la carga. Por encima de los 85 grados centígrados, la carga puede decaer significativamente más rápido, por lo que el tiempo del ciclo de actualización se reduce a la mitad. Por el contrario, la DRAM fría puede mantener su carga por más tiempo. Esto es lo suficientemente conocido como para que los ataques de "arranque en frío" se puedan usar para intentar recuperar los datos "perdidos" al apagar la RAM enfriándola.

Conclusión

Las celdas DRAM necesitan una actualización regular para almacenar datos a largo plazo por dos razones. En primer lugar, la operación de lectura es destructiva. En segundo lugar, la carga del transistor decae con el tiempo. Para evitar la pérdida de datos, los datos leídos se vuelven a escribir en las mismas celdas de memoria y las celdas que no se han leído recientemente se actualizan periódicamente. El proceso de actualización generalmente solo es necesario cada pocos segundos. Sin embargo, todas las filas se actualizan en una escala de tiempo muy conservadora para evitar la pérdida de datos de las celdas que son valores atípicos estadísticos en la rapidez con que decae su carga.

Sería posible reducir la frecuencia con la que se necesitan actualizaciones con sensores de temperatura y tecnologías de conciencia de retención. Esto implicaría preferir el uso de celdas que son buenas para mantener una carga. Hacerlo evitaría, en la medida de lo posible, los valores atípicos estadísticos que requieren un ajuste tan conservador. Sin embargo, estas tecnologías generalmente no se usan, ya que agregan costos y complejidad para resolver un problema con un impacto mínimo en el rendimiento. Comparta sus pensamientos en los comentarios a continuación.