Cosè un banco di memoria?

Esistono molti livelli diversi per indirizzare la DRAM. DIMM è probabilmente il più conosciuto, con un DIMM ( Dual In-line Memory Module ) che è un bastoncino di RAM. In definitiva, la memoria viene gestita tramite un indirizzo di riga e colonna. Tuttavia, ci sono molti più strati in mezzo. La memoria è accessibile tramite i canali. Ogni canale è completamente indipendente e può trasmettere dati contemporaneamente.

Nota: mentre i canali sono indipendenti, funzionano in blocco e sono sincronizzati. È essenziale garantire che ogni canale popolato operi alla stessa velocità e abbia i tempi esatti. Idealmente, tutti i moduli DIMM collegati dovrebbero essere identici e appartenere a un unico kit. Una RAM non identica può causare problemi di stabilità. Se sono collegati moduli DIMM di velocità diverse, il più veloce sarà limitato alla velocità più bassa.

Su un DIMM, hai uno o più ranghi di chip DRAM. Tutti i chip in un rango vengono indirizzati contemporaneamente e vengono essenzialmente presentati alla CPU come un chip DRAM più grande. Funziona perché i dati sono distribuiti su tutti i chip DRAM in un rango. Ad esempio, un canale ha una larghezza di 64 bit e un chip DRAM ha una larghezza di 8 bit. Sono necessari 8 chip DRAM per fornire 64 bit di dati ai pin dati. Il rango è essenzialmente definito dal chip select, che funge da biforcatore per i chip sotto il suo controllo. Ogni chip ha diverse banche.

Bancare su DRAM

In un singolo chip DRAM, ci sono più banchi. La specifica DDR4 alloca 4 bit per indirizzare i banchi, consentendo 16 banchi per chip DRAM. Ogni banca è generalmente indipendente e può trovarsi in qualsiasi fase del ciclo di accesso/aggiornamento. Tutte le banche hanno un solo set di pin dati. Questa configurazione limita il chip DRAM ad avere un solo banco che trasmette o riceve dati per ciclo di clock. Consente inoltre un forte pipelining che, con un carico sufficiente, consente a quei pin di dati di essere attivi sulla maggior parte, se non su tutti, i cicli di clock anziché rimanere inattivi mentre si apre una nuova riga.

Un'altra cosa fondamentale da sapere sulle banche è che sono completamente sincronizzate su una serie di chip DRAM. Questa sincronizzazione è così completa che si possono considerare i banchi che abbracciano tutti i chip DRAM nel rango.

Un esempio funzionante

Usiamo un esempio; in questo esempio, un'operazione di lettura arriva a un rango per accedere al banco 2, riga 3, colonna 4. Tutti i chip DRAM nel rango apriranno la riga tre, colonna quattro, nel secondo banco. Ognuno restituirà 8 bit di dati. Il chip select che definisce il rango concatenerà i dati che riceve nel formato a 64 bit del canale e li invierà al controller di memoria sulla CPU.

Andando un po' più avanti nell'esempio, nello stesso momento in cui il banco 2 gestisce la richiesta di lettura, il banco tre può eseguire un'operazione di aggiornamento. Inoltre, la banca uno può chiudere la riga aperta per prepararsi ad aprirne una nuova. Il banco 7 può completare contemporaneamente un'operazione di lettura. Tuttavia, non può inviare i dati contemporaneamente poiché tutte le banche condividono lo stesso set di pin di dati. Il banco 7 deve attendere che i pin dati siano liberi di trasmettere i propri dati.

Ottimizzazioni nel Sistema Bancario

Convogliando attentamente le richieste a tutti i banchi in un rango, il controller di memoria può garantire un utilizzo ottimale dei pin di dati sia dei chip DRAM che del canale in generale. Ad esempio, supponiamo che due comandi di lettura a due banchi si sovrappongano in modo che la seconda operazione di lettura venga lasciata in attesa che i pin di dati vengano liberati dalla prima. In tal caso, un'operazione di aggiornamento può essere inserita in uno o più altri banchi che non sono altrimenti in uso attivo in quel momento.

Conclusione

All'interno di un chip DRAM, ci sono diversi banchi. Ogni banca può essere gestita in modo indipendente, sebbene condividano tutti i pin di dati. Ciò significa che le operazioni di accesso e aggiornamento possono essere convogliate, ma i dati effettivi scritti o letti possono essere ricevuti o inviati solo da una banca alla volta. Ogni banco si distribuisce senza soluzione di continuità su tutti i chip DRAM in un rango, e questi chip agiscono di pari passo. L'uso delle banche, soprattutto quando l'accesso è ottimizzato, aiuta a massimizzare l'utilizzo dei pin di dati quando si è sottoposti a un carico sufficientemente pesante perché ciò sia possibile. Non dimenticare di condividere i tuoi commenti qui sotto.