O que é o Cache L0?

As CPUs são bestas incrivelmente complexas. Existem muitas partes interconectadas que precisam funcionar em perfeita harmonia para atingir os níveis de desempenho que vemos. Um dos principais recursos de uma CPU é o cache. Não é um recurso chamativo. Ele não anuncia tão bem quanto a contagem de núcleos ou a frequência de aumento de pico. É fundamental para o desempenho, no entanto.

Por que Cache?

As CPUs modernas são incrivelmente rápidas. Eles realizam mais de cinco bilhões de operações a cada segundo. Manter a CPU alimentada com dados quando ela opera tão rápido é difícil. A RAM tem capacidade suficiente para fornecer dados à CPU. Ele pode até transferir dados a cada segundo, graças a larguras de banda muito altas. Esse não é o problema, no entanto. O problema é a latência.

RAM pode responder muito rapidamente. O problema é que “muito rapidamente” é muito tempo quando você faz cinco bilhões de coisas a cada segundo. Mesmo a RAM mais rápida tem uma latência acima de 60 nanossegundos. Mais uma vez, 60 nanossegundos soam como nenhum tempo. O problema é que se a CPU rodasse a 1 GHz, levaria 1 ns para completar um ciclo. Com CPUs de ponta atingindo 5,7 GHz, isso representa um ciclo a cada 175 picossegundos. Como estão esses 60 nanossegundos de latência agora? São 342 ciclos de latência.

Esse tipo de latência seria um assassino para qualquer desempenho da CPU. Para contornar isso, um cache é usado. O cache é colocado no próprio chip da CPU. Também é muito menor que a RAM e usa uma estrutura diferente, SRAM em vez de DRAM. Isso torna muito mais rápido responder do que a RAM principal do sistema. O cache é normalmente hierárquico, com L1, L2 e L3 usados ​​para denotar os níveis que se afastam cada vez mais dos núcleos da CPU. Os níveis mais baixos são mais rápidos, mas menores. L1 pode ter uma latência de quatro ou cinco ciclos de clock, muito melhor que 342.

Mas algumas CPUs mencionam um L0?

A terminologia para L1, L2 e L3 é bastante padrão. A vaga compreensão do que eles significam e fazem é relativamente comum, mesmo entre os fornecedores de CPU. Isso ocorre porque eles são regidos pela física material e elétrica; não muito pode mudar. Você pode ter um cache rápido ou um cache grande, não ambos. Ele precisa ser maior se você compartilhar um cache entre vários núcleos. Para esse fim, L1 e L2 tendem a ser específicos do núcleo. O cache L3 maior tende a ser compartilhado entre alguns ou todos os núcleos da CPU ou chiplet.

Como você provavelmente pode imaginar, L0 está relacionado ao armazenamento em cache, mas foi inserido no esquema de nomenclatura após o fato. Não ajuda a entender o que isso significa, no entanto. Você provavelmente pode adivinhar algumas coisas, no entanto. Vai ser limitado a um núcleo, vai ser minúsculo e vai ser rápido. O outro nome pelo qual ele atende pode ajudar um pouco; isso é cache micro-op.

Em vez de armazenar dados em cache da memória ou instruções completas, o L0 armazena em cache micro-operações. Como descrevemos recentemente , um micro-op é um recurso das CPUs modernas. As instruções em x86 e outros ISAs são grandes, complexas e desafiadoras para caber com eficiência em um pipeline. Você pode canalizá-los com muito mais eficiência se dividi-los em micro-operações constituintes. Em alguns casos, você pode até mesmo agrupar várias micro-operações, mesmo de diferentes instruções, em uma única micro-operação, obtendo uma melhoria de desempenho e redução de energia.

Arquitetura de CPU com Cache Micro-Op

Para executar uma instrução, uma CPU moderna a decodifica. Isso envolve dividir a instrução em suas microoperações constituintes e determinar os locais de memória que devem ser referenciados. Muitos softwares utilizam funcionalidades semelhantes regularmente e muitas vezes podem reutilizar o mesmo código em um loop ou de uma função chamada. Isso significa que as instruções exatas podem ser chamadas repetidas vezes. Isso significa que as mesmas micro-operações são chamadas repetidas vezes. E se as mesmas micro-operações forem necessárias repetidamente, elas podem ser armazenadas em cache. O cache de microoperações pode reduzir a carga nos decodificadores de instrução, reduzindo o consumo de energia ou ajudando a preencher o pipeline mais rapidamente.

O cache precisa ser mantido pequeno, mas quando gerenciado com cuidado, pode ser acessado com um único ou nenhum ciclo de latência. Isso pode ser suficiente para evitar a necessidade de assumir a latência de 4 ciclos para o cache L1 e não acarreta nenhuma penalidade por falta de cache.

Conclusão

O cache L0 é outro nome para o cache micro-op. Pode fazer parte de CPUs modernas que utilizam microoperações. Normalmente contém alguns milhares de entradas e tem capacidades listadas em números de entradas em vez de bytes. L0 pode ser acessado mais rápido que L1, normalmente com uma latência de 1 ou 0 ciclo. O cache de microoperações reduz a carga nos decodificadores de instrução, especialmente em códigos que fazem bom uso de loops ou funções.