O que é um banco de memória?

Existem muitas camadas diferentes para endereçar a DRAM. DIMM é provavelmente o mais conhecido, com um DIMM ( Dual In-line Memory Module ) sendo um stick de RAM. Em última análise, a memória é gerenciada por meio de um endereço de linha e coluna. Há muito mais camadas no meio, no entanto. A memória é acessada através de canais. Cada canal é totalmente independente e pode transmitir dados ao mesmo tempo.

Observação: embora os canais sejam independentes, eles operam em sincronia e são sincronizados. É essencial garantir que cada canal preenchido opere na mesma velocidade e tenha os horários exatos. Idealmente, todos os DIMMs conectados devem ser idênticos e de um kit. RAM não idêntica pode causar problemas de estabilidade. Se forem conectados DIMMs de velocidades diferentes, o mais rápido será limitado à velocidade mais lenta.

Em um DIMM, você tem uma ou mais classificações de chips DRAM. Todos os chips em uma classificação são endereçados de uma só vez e são essencialmente apresentados à CPU como um chip DRAM maior. Isso funciona porque os dados são espalhados por todos os chips DRAM em uma classificação. Por exemplo, um canal tem largura de 64 bits e um chip DRAM tem largura de 8 bits. São necessários 8 chips DRAM para fornecer 64 bits de dados aos pinos de dados. A classificação é essencialmente definida pelo chip select, que atua como um bifurcador para os chips sob seu controle. Cada chip tem vários bancos.

Aposte na DRAM

Em um único chip DRAM, existem vários bancos. A especificação DDR4 aloca 4 bits para endereços de bancos, permitindo 16 bancos por chip DRAM. Cada banco é geralmente independente e pode estar em qualquer fase do ciclo de acesso/atualização. Todos os bancos têm apenas um conjunto de pinos de dados. Essa configuração limita o chip DRAM a ter apenas um banco transmitindo ou recebendo dados por ciclo de clock. Ele também permite um pipelining forte, que, sob carga suficiente, permite que esses pinos de dados estejam ativos na maioria, se não em todos, os ciclos de clock, em vez de ficarem ociosos enquanto uma nova linha é aberta.

Outra coisa importante a saber sobre os bancos é que eles são totalmente sincronizados em uma classificação de chips DRAM. Essa sincronização é tão completa que os bancos podem ser considerados abrangendo todos os chips DRAM no ranking.

Um Exemplo Funcional

Vamos usar um exemplo; neste exemplo, uma operação de leitura passa por uma classificação para acessar o banco 2, linha 3, coluna 4. Todos os chips DRAM na classificação abrirão a linha três, coluna quatro, no segundo banco. Cada um retornará 8 bits de dados. A seleção de chip que define a classificação concatenará os dados recebidos no formato de canal de 64 bits e os enviará ao controlador de memória na CPU.

Indo um pouco mais longe no exemplo, ao mesmo tempo em que o banco 2 processa a solicitação de leitura, o banco três pode realizar uma operação de atualização. Além disso, o banco um pode fechar sua linha aberta para prepará-lo para abrir uma nova. O banco 7 pode concluir uma operação de leitura ao mesmo tempo. No entanto, ele não pode enviar os dados simultaneamente, pois todos os bancos compartilham o mesmo conjunto de pinos de dados. O banco 7 deve esperar que os pinos de dados estejam livres para transmitir seus dados.

Otimizações no Sistema Bancário

Ao canalizar cuidadosamente as solicitações para todos os bancos em uma classificação, o controlador de memória pode garantir o uso ideal dos pinos de dados dos chips DRAM e do canal em geral. Por exemplo, suponha que dois comandos de leitura para dois bancos se sobreponham, de modo que a segunda operação de leitura fique esperando que os pinos de dados sejam liberados do primeiro. Nesse caso, uma operação de atualização pode ser inserida em um ou mais outros bancos que não estão em uso ativo naquele momento.

Conclusão

Dentro de um chip DRAM, existem vários bancos. Cada banco pode ser operado independentemente, embora todos compartilhem pinos de dados. Isso significa que as operações de acesso e atualização podem ser canalizadas, mas os dados reais que estão sendo gravados ou lidos só podem ser recebidos ou enviados por um banco por vez. Cada banco se espalha perfeitamente por todos os chips DRAM em uma classificação, e esses chips agem em sincronia. O uso de bancos, especialmente quando o acesso é otimizado, ajuda a maximizar o uso dos pinos de dados quando sob uma carga pesada o suficiente para que isso seja possível. Não se esqueça de compartilhar seus comentários abaixo.