クロック サイクルとは

クロック サイクル、クロック信号、または以前はロジック ビートと呼ばれていたものは、コンピューターでの動作とタイミングを調整するのに役立つ一種のメトロノームです。クロックジェネレータは、クロック信号を生成します。標準的な壁掛け時計とは異なり、時間を伝えるために使用されません。代わりに、「ハイ」と「ロー」の状態を連続的に切り替えます。クロックの実際の形式は可変です。異なるシステムは、同じ目的を達成するために異なるタイプを使用します。

クロック サイクルの最も典型的な形式は、固定された一定の周波数の方形波です。時計は常に 2 つの状態のいずれかになります。つまり、山に向かって上昇するか、谷に向かって下降します。タイミングと動作にクロック サイクルを使用する回路は、信号の関連する立ち上がりエッジまたは立ち下がりエッジでアクティブになります。

ヒント: 例外は、DDR RAM などのダブル データ レートのシステムです。デュアル データ レート システムの場合、回路はサイクルの立ち上がりエッジと立ち下がりエッジの両方でアクティブになります。

時計の種類

時計にはさまざまな種類があります。単相クロックは、クロック サイクルに依存するシステムで使用される最も一般的なタイプです。ここでは、すべてのクロック信号が基本的に 1 本の単線で伝送されます。当然、これに代わるものがあります。

2 線でクロック信号を送信し、クロックのパルスが重複しないシステムは、2 フェーズ クロックと呼ばれます。2 本のワイヤは、それぞれフェーズ 1 とフェーズ 2 と呼ばれます。2 つの異なるフェーズは常に逆同期が保証されます。これにより、回路がタイミングを取得するための追加の方法が提供されます。つまり、プロセッサはより少ないゲートで間に合わせることができ、全体的な設計が小さくなります。このセットアップでプロセッサを作成するのはより複雑で、単相クロックほど高性能ではない場合があります。

クロックの 3 番目のオプションは、4 フェーズ クロックです。プロセッサ開発の早い段階で、4 フェーズ ロジックが集積回路で発見されました。このロジックには、オーバーラップしない 4 つの別個のクロック信号が含まれていました。これは、単一クロック回路よりも複雑でした。初期の Texas Instruments と Western Digital のマイクロプロセッサはこれに依存していましたが、より単純な単相クロック サイクルを優先して段階的に廃止されました。

最新の CPU のクロック

最新のマイクロプロセッサのほとんどは、高周波クロックではなく低周波クロックを使用しています。次に、そのクロックは乗算器を介して実行され、プロセッサが必要とする適切な速度にクロック速度が調整されます。これにより、コンピュータが時計を調整できるようになります。クロック速度が遅いほど電力効率が高くなり、クロック速度が高いほど CPU のパフォーマンスが向上します。

ほとんどのデバイスでは、クロックを常に一定の速度に保つ必要はありません。唯一の必要性は、常に一定の間隔を維持することです。多くのデバイスには、設定された最小ポイントと最大ポイントの間を必要に応じて移動する可変クロック速度があります。

これは、低処理のリクエスト中にデバイスがアイドル状態になるため、消費されるエネルギーが少なくなることを意味します。クロック速度と消費電力は、デバイスがビジー状態になったときにのみ増加します。これは、たとえば、ゲーム用 PC が Facebook を開いたままアイドリングするのではなく、ゲームを起動したときに発生する可能性があります。この件についてどう思いますか。以下のコメントであなたの考えを共有してください。