Chiplet CPU là gì?

Trong lịch sử, các CPU đã nhanh chóng tăng hiệu suất theo “Định luật Moore”. Định luật Moore là một quan sát cho thấy số lượng bóng bán dẫn trong bộ xử lý, và do đó sức mạnh xử lý của bộ xử lý, tăng gấp đôi khoảng hai năm một lần.

Định luật Moore được duy trì khá nhất quán trong nhiều thập kỷ kể từ khi nó được đưa ra lần đầu tiên vào năm 1965, chủ yếu là do các nhà sản xuất bộ xử lý đã liên tục tiến bộ trong việc họ có thể tạo ra các bóng bán dẫn nhỏ như thế nào. Việc thu nhỏ kích thước bóng bán dẫn của bộ xử lý làm tăng hiệu suất vì nhiều bóng bán dẫn hơn có thể phù hợp với một không gian nhỏ hơn và vì các thành phần nhỏ hơn tiết kiệm điện hơn.

Định luật Moore đã chết

Tuy nhiên, trên thực tế, định luật Moore sẽ không bao giờ tồn tại mãi mãi, vì càng ngày càng khó thu nhỏ các thành phần khi chúng càng nhỏ. Kể từ năm 2010, ở quy mô 14 và 10 nanomet - tức là 10 phần tỷ mét - các nhà sản xuất bộ vi xử lý đã bắt đầu chạy vào ranh giới của những gì có thể về mặt vật lý. Các nhà sản xuất bộ vi xử lý đã thực sự gặp khó khăn trong việc tiếp tục thu nhỏ kích thước quy trình xuống dưới 10 nm, mặc dù tính đến năm 2020, một số chip 7 nm đã có sẵn và chip 5 nm đang trong giai đoạn thiết kế.

Để chống lại sự thiếu hụt quy trình co rút, các nhà sản xuất bộ xử lý đã phải sử dụng các phương pháp khác để tiếp tục tăng hiệu suất của bộ xử lý. Một trong những phương pháp này chỉ đơn giản là tạo ra các bộ vi xử lý lớn hơn.

Năng suất

Một trong những vấn đề khi tạo ra một bộ xử lý cực kỳ phức tạp như thế này là hiệu suất của quá trình không phải là 100%. Một số bộ vi xử lý được tạo ra chỉ đơn giản là bị lỗi khi chúng được tạo ra và cần phải được vứt bỏ. Khi tạo ra một bộ xử lý lớn hơn, diện tích lớn hơn có nghĩa là mỗi con chip có một lỗ hổng sẽ có khả năng bị loại bỏ cao hơn.

Các bộ xử lý được sản xuất theo lô, với nhiều bộ xử lý trên một tấm silicon duy nhất. Ví dụ: nếu những tấm wafer này trung bình chứa 20 lỗi, thì khoảng 20 bộ xử lý cho mỗi wafer sẽ cần phải bị loại bỏ. Với một thiết kế CPU nhỏ, có thể có hàng trăm bộ xử lý trên một tấm wafer; mất 20 không phải là tuyệt vời, nhưng lợi suất 80% sẽ có lãi. Tuy nhiên, với thiết kế lớn hơn, bạn không thể lắp nhiều bộ xử lý trên một tấm wafer, có lẽ chỉ có 50 bộ xử lý lớn hơn phù hợp trên một tấm wafer. Mất 20 trong số 50 cái này thì đau đớn hơn nhiều và ít có khả năng sinh lời hơn nhiều.

Lưu ý: Các giá trị trong ví dụ này chỉ được sử dụng cho mục đích trình diễn và không nhất thiết phải đại diện cho lợi suất trong thế giới thực.

Chiplets

Để giải quyết vấn đề này, các nhà sản xuất bộ xử lý đã tách một số chức năng và thành phần thành một hoặc nhiều chip riêng biệt, mặc dù chúng nằm trong cùng một gói tổng thể. Những con chip tách rời này nhỏ hơn một con chip nguyên khối duy nhất và được gọi là “Chiplet”.

Mỗi chiplet riêng lẻ thậm chí không cần sử dụng cùng một nút quy trình. Hoàn toàn có thể có cả chiplet dựa trên 7 nm và 14 nm trong cùng một gói tổng thể. Sử dụng một nút quy trình khác có thể giúp tiết kiệm chi phí, vì dễ dàng tạo ra các nút lớn hơn và năng suất nói chung cao hơn do công nghệ ít tiên tiến hơn.

Mẹo: Nút quy trình là thuật ngữ được sử dụng để chỉ quy mô của bóng bán dẫn đang được sử dụng.

Ví dụ, trong các CPU máy chủ EPYC thế hệ thứ hai của AMD, các lõi xử lý CPU được chia thành tám chiplet riêng biệt, mỗi chiplet sử dụng nút bộ xử lý 7 nm. Một chiplet nút 14 nm riêng biệt cũng được sử dụng để xử lý I / O, hoặc Input / Output của chiplet và gói CPU tổng thể.

Intel đang thiết kế một số CPU tương lai của mình để có hai chip xử lý CPU riêng biệt, mỗi chip chạy trên một nút quy trình khác nhau. Ý tưởng là nút larder cũ hơn có thể được sử dụng cho các tác vụ có yêu cầu năng lượng thấp hơn, trong khi các lõi CPU của nút nhỏ hơn mới có thể được sử dụng khi cần hiệu suất tối đa. Thiết kế sử dụng nút xử lý phân tách sẽ đặc biệt hữu ích cho Intel, công ty đã phải vật lộn để đạt được năng suất chấp nhận được cho quy trình 10 nm