中介層是什麼？一次看懂半導體先進封裝的關鍵技術

當處理器需要在短時間內交換大量資料，單靠把電晶體做得更小，未必能解決晶片之間的連線瓶頸。先進封裝於是把多顆晶粒放進同一個封裝，並以更密集的連線把它們組成一套系統。這時常聽到的「中介層」（interposer），就是負責承接晶粒、提供細密走線並連接封裝基板的關鍵結構之一。

簡單來說，中介層像是位在晶粒與封裝基板之間的高密度轉接平台。它不是單純的墊片，也不會自行讓晶片運算變快；實際效果取決於走線設計、晶粒配置、電源與散熱、製程良率，以及整個系統的工作負載。評估中介層時，讀者應能看懂它解決哪一段互連問題、帶來哪些成本和工程負擔，以及何時該改用其他封裝架構。

中介層究竟是什麼？

晶粒（die）是從半導體晶圓切割下來、可獨立製造或執行特定功能的裸晶。封裝基板則負責把晶片連接到電路板。兩者之間的尺寸、接點密度和走線需求差異很大：晶粒上的接點可以非常密集，傳統封裝基板的線寬與間距通常較粗。中介層就是用來銜接這些不同尺度的中間布線結構。

在採用矽中介層的 2.5D 封裝中，邏輯晶粒與高頻寬記憶體（HBM）等元件通常並排放置在矽中介層上。中介層表面的金屬重佈線層負責晶粒間的橫向訊號連接；若訊號或電源需要從中介層上側通往下側，則可利用穿矽通孔（TSV，through-silicon via），也就是穿過矽材料並填入導電金屬的垂直連接孔，再連到下方封裝基板。

因此，中介層同時涉及橫向與垂直互連。橫向走線決定晶粒間如何傳資料，TSV 與凸塊等接點則負責上下層連接。不同封裝的實際結構不完全相同：有些使用完整矽中介層，有些則只在需要高密度連線的局部放置矽橋，其他區域由基板或重佈線層完成。

為什麼先進封裝會使用中介層？

讓晶粒間連線更密、更短

當多顆晶粒要互相交換大量資料，連線數量、訊號完整性和路徑長度都會影響系統表現。矽中介層可提供比一般封裝基板更細密的布線，讓相鄰晶粒之間安排更多互連。這對需要和 HBM 大量交換資料的高效能運算（HPC）與人工智慧加速器特別有用。它能為高頻寬設計提供基礎，但頻寬是否足以滿足應用，仍須由實際介面規格、訊號設計與工作負載驗證。

把不同製程的晶粒組成一個封裝

不同功能不一定要全部塞進同一顆大型單晶片。設計者可以把運算、記憶體、輸入輸出或特殊功能拆成小晶片（chiplet），再使用封裝互連整合。每個晶粒可以依用途選擇不同製程，並讓需要高密度連線的元件彼此靠近。這種異質整合（heterogeneous integration）增加了產品設計的彈性，也帶來封裝、測試和晶粒間介面協同設計等額外工作。

台積電的 CoWoS 是一個具體例子。公司將 CoWoS 描述為面向 HPC 的 2.5D 先進封裝，可整合 SoC、小晶片與 HBM；其 CoWoS-S 使用大面積矽中介層。台積電目前的技術頁面指出，CoWoS-S 中介層最高可支援 3.3 倍光罩尺寸，超過該尺寸時則列出 CoWoS-L 或 CoWoS-R 等選項。這是廠商平台的規格說明，不代表所有中介層技術都採相同尺寸或結構。可參考台積電 CoWoS 官方技術頁。

中介層、2.5D 與 3D 封裝有什麼不同？

「2.5D」描述的是一種整合方式：多顆晶粒大致並排放置，再透過中介層上的高密度線路互連。它不是指晶片真的有二點五層，也不等於所有 2.5D 封裝都必須使用完整矽中介層。採用局部矽橋或扇出型重佈線的架構，也能在不同區域提供晶粒互連。

「3D 封裝」則通常指晶粒上下堆疊，以垂直方向互連，例如使用 TSV 或更直接的晶粒對晶粒接合。它縮短垂直連線距離、提高整合密度的同時，也讓散熱、堆疊良率和測試更複雜。有些產品會混合橫向與垂直整合，因此單看「2.5D」或「3D」名稱不一定足以判斷產品的實際結構。

也要避免把中介層和封裝基板混為一談。基板主要把封裝內的訊號與電源導向外部電路板；中介層則常用來支援更細密的晶粒間互連。兩者可同時出現在一個封裝中，各自承擔不同的布線任務。

矽中介層是唯一選擇嗎？

不是。架構選擇要看需要多少高密度互連、整體面積、成本、散熱和製程成熟度。可先比較下列方向：

Intel 的 EMIB（嵌入式多晶粒互連橋）是一種局部橋接方案：以小型矽橋和多層布線連接特定晶粒，而非在整個封裝下方放置大型矽中介層。Intel 的 2025 年 7 月技術簡介指出，EMIB 將高密度互連集中在橋接區，其他區域可採較寬鬆的接點間距。這不代表它在所有應用都比完整中介層便宜或更快；設計仍須比較實際布線範圍、電源完整性與製造條件。參考Intel 對 EMIB 的官方說明與Intel EMIB 技術簡介（2025 年 7 月）。

如何判斷中介層是否真的改善了系統？

選型時應先把需求轉成可量測的驗收條件，而不是只比較「採用先進封裝」或「支援高頻寬」等標籤。可以從幾個面向檢查：

• 互連需求：晶粒間需要多少資料頻寬、多少接點，以及資料主要走哪條路徑？比較設計目標與實際負載下的持續頻寬、延遲和錯誤率，不要只依賴介面峰值規格。
• 每筆資料的能耗：觀察封裝互連在目標工作負載下的功耗，以及每單位資料傳輸所需能量。縮短走線可能有助降低互連負擔，但結果也受 I/O 電路、電壓和訊號速率影響。
• 電源與訊號完整性：檢查高負載時的電壓下陷、雜訊、串擾和訊號眼圖；晶粒接近並不會自動消除電源供應或高速訊號問題。
• 熱與機械可靠度：量測晶粒、HBM 與封裝不同位置的溫度，留意是否因熱限制而降頻；並依產品壽命需求確認熱循環、翹曲和接點可靠度。封裝面積擴大或材料不同，都可能改變熱與機械行為。
• 製造與成本：一併檢視晶粒、互連、封裝和測試的良率，以及單位成本、產能與供應商資格。高密度方案若增加整體成本或縮短不了關鍵資料路徑，就需要重新衡量。

封裝廠日月光也提醒，晶片、封裝和系統必須共同設計；評估高速連線時，需檢視包含重佈線層、TSV、微凸塊在內的完整訊號路徑，而不是只看單一結構。其技術說明也區分矽中介層、扇出型重佈線和矽橋等方案。可閱讀日月光異質整合先進封裝設計說明。

哪些訊號代表該改用其他封裝方式？

如果模擬和實測顯示，晶粒間頻寬並非系統瓶頸，卻因大型矽中介層增加成本或製造風險，就可評估局部矽橋、扇出型重佈線或其他平台。如果只有兩個晶粒之間的短區段需要高密度連線，整片中介層可能不是最有效的配置。反過來說，若多顆晶粒和 HBM 需要廣泛、密集地互連，局部橋接是否足夠就要以佈線容量和訊號驗證決定。

若熱測試出現持續降頻、電源雜訊超出設計界線、翹曲造成接合問題，或封裝良率拖累整體成本，應重新檢討晶粒配置、電源和散熱設計，以及中介層面積和材料，而不是假設換成「更先進」的名稱就能解決。當產品需求改變、晶粒數量增加或供應條件變動，也要重新執行系統層級的比較。

結論：把中介層當成互連方案來評估

中介層的核心價值，是在晶粒與封裝基板之間建立高密度的訊號與電源連接，讓不同功能、甚至不同製程的晶粒能在同一封裝內合作。它是先進封裝的重要工具，但不是獨立的效能保證。判斷方案是否合適，應同時看資料路徑、持續頻寬、能耗、散熱、可靠度、良率和成本；若需求只集中於局部，橋接或重佈線方案可能值得比較，若多晶粒需要廣泛高密度互連，完整中介層則可能更符合設計目標。

本文技術資料核對日期為 2026 年 10 月 12 日。廠商平台和產品規格會更新；上述例子用於說明架構差異，不構成對個別產品效能、量產良率或採購成本的保證。