ธนาคารหน่วยความจำคืออะไร?

มีหลายเลเยอร์ที่แตกต่างกันในการกำหนด DRAM DIMM น่าจะเป็นที่รู้จักอย่างกว้างขวางที่สุด โดย DIMM ( Dual In-line Memory Module ) เป็นแท่งของ RAM ในที่สุดหน่วยความจำจะได้รับการจัดการผ่านที่อยู่แถวและคอลัมน์ แม้ว่าจะมีเลเยอร์อีกมากมายอยู่ระหว่างนั้น เข้าถึงหน่วยความจำผ่านช่องสัญญาณ แต่ละช่องมีความเป็นอิสระอย่างเต็มที่และสามารถส่งข้อมูลได้ในเวลาเดียวกัน

หมายเหตุ:แม้ว่าช่องสัญญาณจะแยกจากกัน แต่จะทำงานแบบล็อกสเต็ปและซิงโครไนซ์ สิ่งสำคัญคือต้องแน่ใจว่าช่องสัญญาณแต่ละช่องทำงานด้วยความเร็วเท่ากันและกำหนดเวลาที่แน่นอน ตามหลักการแล้ว DIMM ที่เชื่อมต่อทั้งหมดควรเหมือนกันและมาจากชุดเดียว RAM ที่ไม่เหมือนกันอาจทำให้เกิดปัญหาด้านความเสถียรได้ หากเชื่อมต่อ DIMM ที่มีความเร็วต่างกัน ความเร็วที่เร็วที่สุดจะถูกจำกัดไว้ที่ความเร็วที่ช้าที่สุด

ใน DIMM คุณมีชิป DRAM ตั้งแต่หนึ่งอันดับขึ้นไป ชิปทั้งหมดในระดับหนึ่งจะถูกระบุในคราวเดียว และโดยพื้นฐานแล้วจะแสดงให้ CPU เป็นชิป DRAM ที่ใหญ่ขึ้นหนึ่งตัว สิ่งนี้ใช้ได้เนื่องจากข้อมูลกระจายไปทั่วชิป DRAM ทั้งหมดในอันดับ ตัวอย่างเช่น ช่องมีความกว้าง 64 บิต และชิป DRAM มีความกว้าง 8 บิต ต้องใช้ชิป DRAM 8 ตัวเพื่อให้ข้อมูล 64 บิตไปยังดาต้าพิน โดยพื้นฐานแล้วอันดับจะกำหนดโดยการเลือกชิป ซึ่งทำหน้าที่เป็นตัวแยกสองทางให้กับชิปที่อยู่ภายใต้การควบคุม แต่ละชิปมีหลายธนาคาร

การธนาคารบน DRAM

ในชิป DRAM เดียวมีหลายธนาคาร ข้อมูลจำเพาะ DDR4 จัดสรร 4 บิตสำหรับแอดเดรสแบงก์ ทำให้มี 16 แบงก์ต่อชิป DRAM โดยทั่วไปแล้วธนาคารแต่ละแห่งมีความเป็นอิสระและสามารถอยู่ในขั้นตอนใดก็ได้ของวงจรการเข้าถึง/รีเฟรช ธนาคารทั้งหมดมีพินข้อมูลเพียงชุดเดียว การกำหนดค่านี้จำกัดชิป DRAM ให้มีเพียงช่องเดียวในการส่งหรือรับข้อมูลต่อรอบสัญญาณนาฬิกา นอกจากนี้ยังช่วยให้มีการวางท่อที่แข็งแกร่ง ซึ่งภายใต้โหลดที่เพียงพอ ช่วยให้พินข้อมูลเหล่านั้นทำงานตามรอบสัญญาณนาฬิกาส่วนใหญ่ หากไม่ใช่ทั้งหมด แทนที่จะนั่งเฉยๆ ในขณะที่แถวใหม่เปิดขึ้น

สิ่งสำคัญอีกประการหนึ่งที่ควรทราบเกี่ยวกับธนาคารคือการซิงโครไนซ์กับชิป DRAM ทั้งหมด การซิงโครไนซ์นี้เสร็จสมบูรณ์จนสามารถพิจารณาได้ว่าธนาคารครอบคลุมชิป DRAM ทั้งหมดในอันดับ

ตัวอย่างการทำงาน

ลองใช้ตัวอย่าง ในตัวอย่างนี้ การดำเนินการอ่านผ่านไปยังอันดับเพื่อเข้าถึงช่องที่ 2 แถวที่ 3 คอลัมน์ที่ 4 ชิป DRAM ทั้งหมดในอันดับจะเปิดแถวที่สาม คอลัมน์ที่สี่ ในช่องที่สอง แต่ละอันจะส่งคืนข้อมูล 8 บิต การเลือกชิปที่กำหนดอันดับจะเชื่อมต่อข้อมูลที่ได้รับในรูปแบบกว้าง 64 บิตของแชนเนล และส่งไปยังตัวควบคุมหน่วยความจำบน CPU

ยกตัวอย่างเพิ่มเติมเล็กน้อย ในเวลาเดียวกันกับที่ธนาคาร 2 จัดการคำขออ่าน ธนาคารที่สามสามารถดำเนินการรีเฟรชได้ นอกจากนี้ ธนาคารหนึ่งสามารถปิดแถวที่เปิดอยู่เพื่อเตรียมเปิดแถวใหม่ Bank 7 สามารถดำเนินการอ่านให้เสร็จสมบูรณ์ได้ในเวลาเดียวกัน อย่างไรก็ตาม ไม่สามารถส่งข้อมูลพร้อมกันได้ เนื่องจากทุกธนาคารใช้พินข้อมูลชุดเดียวกัน ธนาคาร 7 ต้องรอให้พินข้อมูลมีอิสระในการส่งข้อมูล

การเพิ่มประสิทธิภาพในระบบธนาคาร

ด้วยการส่งคำขอไปยังธนาคารทั้งหมดตามลำดับอย่างระมัดระวัง ตัวควบคุมหน่วยความจำสามารถรับประกันการใช้งานพินข้อมูลของทั้งชิป DRAM และแชนเนลโดยทั่วไปได้อย่างเหมาะสม ตัวอย่างเช่น สมมติว่าคำสั่งอ่านสองคำสั่งไปยังธนาคารสองแห่งจะทับซ้อนกัน ดังนั้นการดำเนินการอ่านครั้งที่สองจะถูกปล่อยให้รอจนกว่าพินข้อมูลจะว่างจากคำสั่งแรก ในกรณีดังกล่าว การดำเนินการรีเฟรชสามารถแทรกลงในธนาคารอื่นอย่างน้อยหนึ่งแห่งที่ไม่ได้ใช้งานอยู่ในขณะนั้น

บทสรุป

ภายในชิป DRAM มีหลายธนาคาร ธนาคารแต่ละแห่งสามารถดำเนินการได้อย่างอิสระ แม้ว่าธนาคารทั้งหมดจะใช้พินข้อมูลร่วมกันก็ตาม ซึ่งหมายความว่าสามารถดำเนินการเข้าถึงและรีเฟรชไปป์ไลน์ได้ แต่ข้อมูลจริงที่กำลังเขียนหรืออ่านสามารถรับหรือส่งโดยธนาคารหนึ่งแห่งต่อครั้งเท่านั้น ธนาคารแต่ละแห่งกระจายชิป DRAM ทั้งหมดในอันดับอย่างราบรื่น และชิปเหล่านี้ทำหน้าที่ล็อคสเต็ป การใช้ธนาคาร โดยเฉพาะอย่างยิ่งเมื่อการเข้าถึงได้รับการปรับให้เหมาะสม ช่วยเพิ่มการใช้งานพินข้อมูลให้ได้สูงสุดเมื่อมีภาระงานมากพอที่จะเป็นไปได้ อย่าลืมแบ่งปันความคิดเห็นของคุณด้านล่าง